在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3647|回复: 4

[原创] Xilinx virtex-6系列的FPGA做设计,一般可以跑到多少?400MHz以上有没有人跑过

[复制链接]
发表于 2011-12-15 19:38:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Xilinx virtex-6系列的FPGA做设计,一般可以跑到多少?400MHz以上有没有人跑过?谢谢!
发表于 2011-12-16 07:56:53 | 显示全部楼层
要看你的设计延时和器件的速度。-3的器件很容易跑到400M以上的。
发表于 2011-12-16 17:08:25 | 显示全部楼层
看你大的片子,多大的资源占用率,我刚做的一个项目,V6 130T资源87%,%80跑在368.64M上,可以跑到,当时设计和约束要很好。资源占用率不猛的话400M有可能,当时很少有FPGA飙到400M的,局部的小部分电路可以搞搞。
 楼主| 发表于 2011-12-17 09:54:48 | 显示全部楼层
回复 3# asic_wang


    谢谢你的答复,我也是做FPGA方面的,刚做不久,有机会多多交流!
发表于 2011-12-17 10:37:33 | 显示全部楼层
回复 1# txd208


    学习了~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-13 00:49 , Processed in 0.019720 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表