数字后端 FAQ （2/11更新到时序收敛）

sogofly · 发表于 2012-2-5 13:29:32

“set_max_transition 与工艺相关，65nm的话，在0.6ns左右
set_max_fanout 与工艺相关，一般在12～20之间”
请问65nm的set_max_transition为什么在0.6ns左右，如果时钟频率是100M或者50M，也要设置这个值吗？
set_max_fanout 在12～20有什么好处？
谢谢！

qingx_j · 发表于 2012-2-7 08:16:44

赞一个好 ~\(≧▽≦)/~

yydjb · 发表于 2012-2-7 13:51:55

严重支持版主

ppseuradio1 · 发表于 2012-2-7 14:12:14

回复 2# 陈涛

请问版主后端把latch 和and放在一起除了手动操作还有没有其他办法呀，因为比较多，每次都手动操作的话很麻烦，新手，很多东西不懂~~

陈涛 · 发表于 2012-2-9 14:01:32

写个脚本，自动把它们拉近

eda_soc · 发表于 2012-2-21 11:08:06

写个脚本，自动把它们拉近
陈涛发表于 2012-2-9 14:01

登录/注册后可看大图

请教下陈总，思路是什么样子的?请不吝赐教。

陈涛 · 发表于 2012-2-21 16:27:40

找到latch和and的物理位置--》算出距离--》超过给定长度后，把and拉到latch的位置上 --》去掉因为移动cell造成的overlap

eda_soc · 发表于 2012-2-22 13:46:14

回复 77# 陈涛

谢谢陈总的解答。

digitalimage · 发表于 2012-2-24 14:48:26

好帖，解决了我不少疑问

kings_liu · 发表于 2012-2-29 15:23:22

DC 2010 版本貌似没有power_cg_always_enable_registers 这个变量了吧？

[原创] 数字后端 FAQ （2/11更新到时序收敛）

站长推荐 /1