Xilinx中文社区的精品资料：赛灵思（Xilinx）FPGA 设计约束的分类，强烈推荐！！！

2011kfckfc · 发表于 2012-3-4 16:47:54

十分感谢

SunFH123 · 发表于 2012-4-19 21:20:07

难得的中文资料，顶

opqfeixue122 · 发表于 2012-5-2 09:59:10

非常感谢分享。

fuhao_810 · 发表于 2012-8-15 16:39:55

下不了

liming_0521 · 发表于 2013-3-20 10:38:44

回复 1# 智慧棒

非常感谢！！！

kakazz · 发表于 2013-3-29 17:45:58

丑女：昨天我去相亲了。闺蜜：哦，怎么样？丑女：他单膝跪下了。闺蜜：不会吧，这才第一次见面就……？丑女：他说我鞋带松了，要给我系鞋带。闺蜜：哦，这样啊，好浪漫的男士。丑女：呜呜呜，他把我左右脚的鞋带系在了一起，然后转身就跑了。

gxb2525775 · 发表于 2013-5-18 21:29:40

确实是好资料啊！好好看看！谢谢！

gxb2525775 · 发表于 2013-5-18 21:30:37

哈哈哈哈！确实不错！

feifei879546213 · 发表于 2013-5-19 23:27:14

只有5页、。。。。
赛灵思（Xilinx）FPGA 设计约束的分类
赛灵思中文社区
本文主要通过一个实例具体介绍ISE 中通过编辑UCF文件来对FPGA 设计进行约束，
主要涉及到的约束包括时钟约束、群组约束、逻辑管脚约束以及物理属性约束。

hzh0608 · 发表于 2013-7-18 16:56:57

分享学习

[资料] Xilinx中文社区的精品资料：赛灵思（Xilinx）FPGA 设计约束的分类，强烈推荐！！！