在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5266|回复: 10

[原创] 后端面试--每日一题(074)

[复制链接]
发表于 2011-12-2 12:23:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 陈涛 于 2011-12-3 12:54 编辑

in which area it will be easy to have dynamic IR-drop problem?

设计的哪些地方容易出现动态IR-drop的问题?

难度:4 (不容易答全了)
发表于 2011-12-2 12:51:55 | 显示全部楼层
pg net尺寸太小,而功耗分布不均!
不太了解,坐等答案
发表于 2011-12-2 14:52:37 | 显示全部楼层
局部density太高,功耗消耗太多,pg net打得不够。
大家补充啊。
发表于 2011-12-3 08:53:12 | 显示全部楼层
没错, 就是high swtiching activity的地方,比如clock buffer,
要多加些decap在旁边,


当然离core power pad 远的地方 和 pgnet 比较少的地方也是有可能的
 楼主| 发表于 2011-12-3 13:04:30 | 显示全部楼层
本帖最后由 陈涛 于 2011-12-3 13:06 编辑

从电源布线的角度讲,那些远离电源端的地方,电源布线少的地方,容易出现ir-drop的问题。
比如wire bond芯片的中间,flip chip的四角,analog macro的边上(因为有些analog的上面不容许数字电源布线)

从swtiching activity的角度讲,toggle rate高并且cell densiy高的地方IRdrop大,所以切记不要为了balance clock tree,把一堆clock buffer摆在一起。
如果是静态IRdrop,频率高的地方IRdrop大。那么对于动态IRdrop,一定是频率高的地方IRdrop大吗?
发表于 2012-7-3 16:16:53 | 显示全部楼层
回复 6# 陈涛


   电容的等效电阻为1/JWC,这样看来,莫非是成反比的?另外,没懂为什么频率高的地方静态IR drop大呢?静态IR drop不是主要考虑电阻么?
 楼主| 发表于 2012-7-3 16:25:28 | 显示全部楼层
频率高的地方,平均耗电多啊
发表于 2014-11-24 20:19:53 | 显示全部楼层
回复 7# sages
你想通了没 我还是不理解为什么频率和静态IR-drop有什么关系,网上的一段话:静态IR drop
VDD电压的静态IR drop现象产生的原因主要是电源网络的金属连线的分压,是由于金属连线的自身电阻分压造成的.电流经过内部电源连线的时候,根据欧姆定律产生电源压降.所以静态IR drop主要跟电源网络的结构和连线细节有关,比如:金属连线的宽度,金属连线所用层,该路径流过的电流大小,尤其需要注意的是通孔的个数和打孔的位置.

这么说来静态IR-drop和频率没什么关系啊
发表于 2014-11-26 01:40:49 | 显示全部楼层
回复 6# 陈涛

动态IR Drop 是不是还要考虑ground bounce 的问题?
发表于 2016-6-24 14:08:00 | 显示全部楼层
回复 9# 522526tl


   频率高的地方“平均功耗”大,这样平均电流就大咯,IR drop自然就大
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-3-16 10:26 , Processed in 0.051151 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表