设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Xilinx公司的精品资料：如何发现并解决FPGA设计中的时序 ...
1234
返回列表 发新帖
楼主: 智慧棒

[资料] Xilinx公司的精品资料：如何发现并解决FPGA设计中的时序问题，强烈推荐！！！

[复制链接]
ic2003
发表于 2012-1-2 17:53:47 | 显示全部楼层
谢谢，下来看看
回复 支持 反对

举报

someone_sl
发表于 2012-2-15 10:37:32 | 显示全部楼层
讲的比较宽泛，谢谢共享
回复 支持 反对

举报

lindajillduan
发表于 2012-2-21 16:00:46 | 显示全部楼层
好东西，顶~
回复 支持 反对

举报

oceans
发表于 2012-2-21 22:26:46 | 显示全部楼层
中文版，挺好的
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

heaoo
发表于 2012-2-21 23:45:40 | 显示全部楼层
xiexiele
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

heaoo
发表于 2012-2-21 23:46:24 | 显示全部楼层
下来看看，谢谢。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

heaoo
发表于 2012-2-21 23:49:03 | 显示全部楼层
xieixe, xia lai kankan
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

luckylkun
发表于 2012-2-22 10:09:00 | 显示全部楼层
看看看看
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

uestcliu
发表于 2012-3-22 13:15:21 | 显示全部楼层
非常感谢楼主分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 18:16 , Processed in 0.020848 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表