设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › 《Digital VLSI Chip Design with Cadence and Synopsys ...
12345678910下一页
返回列表 发新帖
楼主: c_j_hero

[资料] 《Digital VLSI Chip Design with Cadence and Synopsys CAD Tools》En版

[复制链接]
jiny2873
发表于 2019-7-7 13:40:02 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

your87
发表于 2019-7-13 23:48:51 | 显示全部楼层
thanks
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

areslee
发表于 2020-7-9 00:00:31 | 显示全部楼层
谢谢分享！！！
回复 支持 反对

举报

pancs
发表于 2020-7-9 08:19:42 | 显示全部楼层
Thanks for sharing
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

xiaofuss111
发表于 2020-7-9 09:39:40 | 显示全部楼层
感谢
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

bluebeep
发表于 2020-7-22 17:37:36 | 显示全部楼层
shi zhengbanma
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

lmcycles
发表于 2020-7-25 18:00:36 | 显示全部楼层
谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

lmcycles
发表于 2020-7-25 18:01:30 | 显示全部楼层
谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

heaooo
发表于 2021-3-6 22:34:40 | 显示全部楼层
thansk for sharing
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

徐兴利
发表于 2021-4-19 11:03:11 | 显示全部楼层
本帖最后由 徐兴利 于 2021-4-19 11:05 编辑

不错，不是影印的！
回复 支持 反对

举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 15:57 , Processed in 0.021482 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表