在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4762|回复: 13

为啥前仿结果正确,后仿就不对了呢?

[复制链接]
发表于 2006-11-16 15:29:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
为啥前仿结果正确,后仿就不对了呢?那位兄弟指点一下,这种情况发生都有哪些原因呀?
发表于 2006-11-17 17:46:16 | 显示全部楼层
前仿只是功能验证,后仿是实际的器件timing信息都在里面,当然会不一样。
发表于 2006-11-18 10:55:05 | 显示全部楼层
可能是布线导致的时序问题
发表于 2006-11-18 12:29:43 | 显示全部楼层
器件和连线有delay
发表于 2006-11-18 17:55:26 | 显示全部楼层

xxx

因为后仿加入了时延
发表于 2006-11-20 10:12:42 | 显示全部楼层
后仿真加入布线延时,当然会有差异,可以把提取参数后的版图看一看
发表于 2006-11-20 10:30:24 | 显示全部楼层
什么叫后仿就不对了?时序不满足?功能不正确?。。。
什么具体情况呢?
发表于 2006-11-21 22:13:58 | 显示全部楼层
时序问题,重新约束,布局布线
发表于 2006-11-23 19:00:15 | 显示全部楼层
娃娃说的是FPGA还是ASIC
发表于 2006-11-23 19:02:21 | 显示全部楼层
看看代码里是不是组合逻辑有问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 18:22 , Processed in 0.072899 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表