|  | 
 
| 
Parsing design file 'add4.v'
×
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册  Top Level Modules:
 addr4
 No TimeScale specified
 Starting vcs inline pass...
 1 module and 0 UDP read.
 recompiling module addr4
 gcc  -pipe -O -I/usr/Synopsys/VCS/include   -c -o rmapats.o rmapats.c
 if [ -x ../simv ]; then chmod -x ../simv; fi
 g++  -o ../simv  5NrI_d.o 5NrIB_d.o tsEW_1_d.o rmapats_mop.o rmapats.o SIM_l.o   /usr/Synopsys/VCS/linux/lib/libvirsim.a /usr/Synopsys/VCS/linux/lib/librterrorinf.so /usr/Synopsys/VCS/linux/lib/libsnpsmalloc.so     /usr/Synopsys/VCS/linux/lib/libvcsnew.so     /usr/Synopsys/VCS/linux/lib/vcs_save_restore_new.o /usr/Synopsys/VCS/linux/lib/ctype-stubs_32.a -ldl  -lc -lm -lpthread -ldl
 ../simv up to date
 CPU time: .860 seconds to compile + .780 seconds to elab + .428 seconds to link
 这个到底是什么原因造成的啊.....是不是GCC?我gcc--version了下 系统已经装了...
 | 
 |