设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA高级设计误区（Verilog误区）
123下一页
返回列表 发新帖
楼主: lhrace

[资料] FPGA高级设计误区（Verilog误区）

[复制链接]
发表于 2011-11-21 20:43:36 | 显示全部楼层
thanks
回复 支持 反对

使用道具 举报

发表于 2011-11-22 17:11:48 | 显示全部楼层
THANKS  A LOT
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

sxtz531
发表于 2011-11-26 17:38:00 | 显示全部楼层
谢谢楼主分享
回复 支持 反对

使用道具 举报

发表于 2011-11-26 17:44:20 | 显示全部楼层
GOOD,3X
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

670
发表于 2011-11-26 17:53:45 | 显示全部楼层
算是初级设计误区吧
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-11-26 19:13:25 | 显示全部楼层
这些都是FPGA设计的常识嘛
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-11-26 22:36:29 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-11-27 10:06:23 | 显示全部楼层
非常好，谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-11-27 11:16:11 | 显示全部楼层
学无止尽 哈哈！！！！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-11-27 11:41:52 | 显示全部楼层
很好，最近正在总结这方面的资料，多谢了
回复 支持 反对

使用道具 举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-17 01:29 , Processed in 0.027500 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表