设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA高级设计误区（Verilog误区）

123 / 3 页下一页

发新帖

楼主: lhrace

[资料] FPGA高级设计误区（Verilog误区）

发表于 2011-11-21 20:43:36 | 显示全部楼层

thanks

回复支持反对

发表于 2011-11-22 17:11:48 | 显示全部楼层

THANKS A LOT

回复支持反对

发表于 2011-11-26 17:38:00 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2011-11-26 17:44:20 | 显示全部楼层

GOOD,3X

回复支持反对

发表于 2011-11-26 17:53:45 | 显示全部楼层

算是初级设计误区吧

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-11-26 19:13:25 | 显示全部楼层

这些都是FPGA设计的常识嘛

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-11-26 22:36:29 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-11-27 10:06:23 | 显示全部楼层

非常好，谢谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-11-27 11:16:11 | 显示全部楼层

学无止尽哈哈！！！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-11-27 11:41:52 | 显示全部楼层

很好，最近正在总结这方面的资料，多谢了

回复支持反对

123 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-8 05:39 , Processed in 0.022231 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表