在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10730|回复: 33

[资料] Design and optimization of a high PSRR cmos bandgap voltage reference

[复制链接]
发表于 2011-11-16 15:11:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Design and optimization of a high PSRR cmos bandgap voltage reference.pdf (131.67 KB, 下载次数: 536 )
发表于 2011-11-17 21:09:32 | 显示全部楼层
谢谢!
一篇论文。
发表于 2012-4-18 22:55:22 | 显示全部楼层
gooooooooooooooooood
发表于 2012-8-30 14:48:44 | 显示全部楼层
下载看看。
发表于 2012-10-8 21:11:56 | 显示全部楼层
看看。。。
发表于 2012-10-8 22:24:23 | 显示全部楼层
很好的資料,感謝大大無私的分享。
发表于 2012-10-9 23:19:45 | 显示全部楼层
谢谢分享!
发表于 2012-10-30 18:22:12 | 显示全部楼层
想了解一下这方面的设计
发表于 2012-12-19 09:58:50 | 显示全部楼层
回复 1# yanlinjing


   thx
发表于 2012-12-27 16:57:56 | 显示全部楼层
回复 1# yanlinjing
不知道是哪一年发表的啊?先下载看看吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:36 , Processed in 0.024540 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表