Scan chain是什么东西？在数字后端中起什么作用

gnoc

求问。DC综合后的文件中，scan chain 语句是什么样的？

enjoy545352

学习了，感谢各位的分享；

yangweijlu

路过。。。

yangzai1236

学习了

ridge_gu

简单的说，在芯片中插入scan chain，也就是扫描链来增加芯片的可测性，可测试的范围包括stack-at fault, transition fault, IDDQ等等。 通常先在逻辑综合，也就是Synthesis 中将Flop替换成scannable-Flop，再通过ATPG （automatic test pattern generation）工具分析电路的可测性，生成测试向量 test vector. 芯片流片完成以后，通过ATE (automatic test equipment)机器 通过预留的测试IO (scan in,scan out, scan enable, etc)对芯片写入测试向量，最终可以分析出芯片的各种工艺缺陷。 hope it helpful

tvsz123456

回复 15# ridge_gu


1 请问数字后端布局布线需要DFT compiler提供那些文件呢？
2 做完DC综合后，产生的.v文件直接用来做DFT compiler吗？

漠北

回复 4# heidong84


   关于JTAG补充，Jtag scan chain直白的说，就是可以实现测试芯片PAD是否虚连接，可对chip内部配置

漠北

回复 15# ridge_gu


    鞭辟入里！

我力可

正在学习中

SMHILYCM

被科普中。