在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 天之痕L

[求助] Scan chain是什么东西?在数字后端中起什么作用

[复制链接]
发表于 2014-3-8 10:36:51 | 显示全部楼层
求问。DC综合后的文件中,scan chain 语句是什么样的?
发表于 2014-8-22 09:01:45 | 显示全部楼层
学习了,感谢各位的分享;
发表于 2015-9-15 16:04:50 | 显示全部楼层
路过。。。
发表于 2015-9-16 21:39:22 | 显示全部楼层
学习了
发表于 2015-9-17 16:59:02 | 显示全部楼层
简单的说,在芯片中插入scan chain,也就是扫描链来增加芯片的可测性,可测试的范围包括stack-at fault, transition fault, IDDQ等等。 通常先在逻辑综合,也就是Synthesis 中将Flop替换成scannable-Flop,再通过ATPG (automatic test pattern generation)工具分析电路的可测性,生成测试向量 test vector. 芯片流片完成以后,通过ATE (automatic test equipment)机器 通过预留的测试IO (scan in,scan out, scan enable, etc)对芯片写入测试向量,最终可以分析出芯片的各种工艺缺陷。 hope it helpful
发表于 2016-1-19 10:31:58 | 显示全部楼层
回复 15# ridge_gu


1 请问数字后端布局布线需要DFT compiler提供那些文件呢?
2 做完DC综合后,产生的.v文件直接用来做DFT compiler吗?
发表于 2016-1-19 11:04:47 | 显示全部楼层
回复 4# heidong84


   关于JTAG补充,Jtag scan chain直白的说,就是可以实现测试芯片PAD是否虚连接,可对chip内部配置
发表于 2016-1-19 11:06:15 | 显示全部楼层
回复 15# ridge_gu


    鞭辟入里!
发表于 2016-4-15 18:43:32 | 显示全部楼层
正在学习中
发表于 2016-5-25 11:29:15 | 显示全部楼层
被科普中。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 23:36 , Processed in 0.019914 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表