在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6127|回复: 20

IEEE Standard for Verilog® Register Transfer Level Synthesis

[复制链接]
发表于 2005-11-7 15:23:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
希望对大家有用!

5_2890.pdf

508.56 KB, 下载次数: 90 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2005-11-9 11:14:49 | 显示全部楼层

IEEE Standard for Verilog® Register Transfer Level Synthesis

xiexie
发表于 2005-11-11 01:04:06 | 显示全部楼层

IEEE Standard for Verilog® Register Transfer Level Synthesis

thank you!
发表于 2005-11-11 09:31:05 | 显示全部楼层

IEEE Standard for Verilog® Register Transfer Level Synthesis

谢谢...挺好的...
发表于 2005-11-20 16:17:56 | 显示全部楼层

IEEE Standard for Verilog® Register Transfer Level Synthesis

谢谢兄弟免费提供资料啊
发表于 2005-12-25 09:19:30 | 显示全部楼层

IEEE Standard for Verilog® Register Transfer Level Synthesis

谢谢
发表于 2006-1-19 14:35:14 | 显示全部楼层

IEEE Standard for Verilog® Register Transfer Level Synthesis

多谢交流资料
发表于 2006-1-26 23:14:48 | 显示全部楼层

IEEE Standard for Verilog® Register Transfer Level Synthesis

这个要顶
发表于 2006-9-18 11:35:31 | 显示全部楼层
thank you.
发表于 2007-1-27 01:42:01 | 显示全部楼层
很好很好的资料
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 20:26 , Processed in 0.026033 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表