设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 一个四级的Mux,其中第二级信号为关键信号如何改善timin ...

发新帖

查看: 3018|回复: 2

[求助] 一个四级的Mux,其中第二级信号为关键信号如何改善timing

发表于 2011-10-23 10:13:33 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

这个问题网上见过很多次了，看到解决的方法是：将第二级信号放到最后输出一级输出，同时注意修改片选信号，保证其优先级未被修改。可是小弟还是不明白，为什么这样做就可以改善timing？这里指的改善timing是什么意思？
真的不太明白，请各位大侠告诉我为什么？

相关帖子

回复

发表于 2011-10-23 17:07:10 | 显示全部楼层

有书上讲到这个方法
就是重新安排关键路径，把关键路径移动到更加接近目标寄存器，可以减小关键路径的延时。

楼主不知道你说的具体是什么一个情况，可以贴个图上来讨论讨论

EETOP创芯人才网简历投递入口

回复支持反对

杀猪的日子

发表于 2011-10-24 10:11:43 | 显示全部楼层

搂住的描述不是很清楚，请描述详细点

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-3 21:07 , Processed in 0.019802 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表