在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2151|回复: 1

[求助] verilogA 求助

[复制链接]
发表于 2011-10-20 20:42:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我想在verilogA中设置一个时间变量,比如:在进行瞬态仿真时,在第1ns到第10ns做一个analog event,第2ns到第11ns做另一个analog event 请问该如何编写 谢谢!
发表于 2011-10-22 11:10:06 | 显示全部楼层
Veriloga 只有一个时间时间语句“timer event”,命令格式如下:
     timer ( start_time [ , period [ , timetol ]] )
       你可以参考下CDS的帮助文档"veriaref.pdf” 或 “amsug.pdf”
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-9 02:09 , Processed in 0.030668 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表