在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2182|回复: 1

[讨论] 时序分析的一个奇怪问题

[复制链接]
发表于 2011-10-18 15:27:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 ohgreat 于 2011-10-18 15:28 编辑

综合的时钟相关脚本如下:
create_clock -period 30 -name OSCX_Clk [get_ports OSCX_CLK]
set_clock_latency -source 1 [get_clocks OSCX_CLK]         
set_clock_latency 1 [get_clocks OSCX_CLK]                  
set_clock_uncertainty 0.5 [get_clocks OSCX_CLK]            
set_clock_transition 0.3 [get_clocks OSCX_CLK]            

create_generated_clock -name Mcu_Clk -source [get_ports OSCX_CLK] -divide_by 2  [get_pins {clk_gate/Mcu_Clk}]

其中综合完毕时序分析发现有如下违例:
  Path Group: Mcu_Clk
  Path Type: max
  Point                                                   Incr       Path
  --------------------------------------------------------------------------
  clock OSCX_CLK' (rise edge)                            45.00      45.00
  clock network delay (ideal)                             2.00      47.00
  U1/U2/IP_MODULE/PCLK (IP_MODULE)
                                                          0.00      47.00 r
  U1/U2/IP_MODULE/PDOUT[1] (IP_MODULE)
                                                         25.00      72.00 f
  U1/U2/U111/Y (AND2X1)                   0.24      72.24 f
  U1/U2/U52/Y (MXI2X1)                    0.17      72.40 r
  U1/U2/U51/Y (NAND2X1)                   0.10      72.51 f
  U1/U2/OtpDat_reg[1]/D (DFFSXL)          0.00      72.51 f
  data arrival time                                                 72.51
  clock Mcu_Clk (rise edge)                              60.00      60.00
  clock network delay (ideal)                             0.00      60.00
  U1/U2/OtpDat_reg[1]/CK (DFFSXL)         0.00      60.00 r
  library setup time                                     -0.21      59.79
  data required time                                                59.79
  --------------------------------------------------------------------------
  data required time                                                59.79
  data arrival time                                                -72.51
  --------------------------------------------------------------------------
  slack (VIOLATED)                                                 -12.71

我想不明白为什么在OSCX的上升沿是在45ns,而不是30ns?我觉得它们的关系应该如下图才对啊!
oscx_mcu.JPG
发表于 2011-10-19 13:06:35 | 显示全部楼层
有点奇怪,同问。谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 10:06 , Processed in 0.023062 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表