FPGA最小系统设计求助

ottomia · 发表于 2011-10-10 21:30:28

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近自己刚做了一个xc3s250E-4VQG100C的最小系统。根据xilinx的下载配置模式。PROM采用主窜模式。即M2：M1：M0=0:0:0.问题是prom下载进去了。在出现Programmer success后，板子上的DONE管脚没有拉高，即LED显示灯没有亮。但是拔掉电源插头后，再上电，就会有偶尔的出现DONE管脚的电平拉高（出现的概率很小）。但是JTAG的配置1：0：1下能够在出现Programmer success后，板子上的DONE脚电平拉高，芯片正常的工作。所以各位同僚帮忙解决下咯、谢谢！

y3rike · 发表于 2011-10-11 11:31:31

done没拉高？

吧下进去的读出来比对一下，

prom时钟也要配置一下，可以设置用fpga的clock

pontiff · 发表于 2011-10-11 12:11:25

没遇到这种情况
你用逻辑分析仪看下上电时序是否和器件指南一致

ottomia · 发表于 2011-10-11 20:31:09

回复 2# y3rike

PROM时钟的配置，FPGA时钟的配置，不明白，求详解。。

[求助] FPGA最小系统设计求助

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2