在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2400|回复: 2

[求助] constraint指令區別

[复制链接]
发表于 2011-10-3 21:15:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位好,
DC constraint中的set_max_capcitance和set_load有甚麼區別?
另外為什麼不需要有類似set_input_cap的指令呢?
還望指教
发表于 2011-10-6 20:21:01 | 显示全部楼层
1、set_load:将工艺库中定义的单位(通常为皮法)上的容性负载设置到设计的指定连线或端口。它主要在布图前综合过程中设置模块输出端口的容性负载和往连线上反标注布图后提取的电容信息。
2、set_max_capcitance:DRC命令之一,另外2个为set_max_transition、set_max_fanout。DRC通常在工艺库中设置并且由工艺参数决定,应确保这些规则,以免导致芯片不能正常工作。
发表于 2011-10-7 13:27:11 | 显示全部楼层
楼上高手啊~正准备学DC~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:49 , Processed in 0.019433 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表