在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5194|回复: 9

[求助] IP使用问题

[复制链接]
发表于 2011-9-9 12:18:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
近来用了一个ADC的IP,但是foundry没有给电路图,只有SDK压缩包,里面包含了verilog.v,tlf,lef文件,还有syn文件夹(包含了很多lib和db文件)。
这个SDK的IP据说不能作为仿真用,只能使用版图上的接口,后期流片的时候给流片厂做IP merge
我现在的环境是virtuoso 6,请教如何使用这样的IP?有没有这方面的资料提供?

我想导入lef,但是总是包geometry 错误,不知道如何解决。

还有就是IO library的CDK如何使用。能导入到cadence virtuoso吗?
 楼主| 发表于 2011-9-11 20:25:59 | 显示全部楼层
不要沉。。
发表于 2011-9-16 22:26:43 | 显示全部楼层
找IP Vender支持一下,一定不要自己猜怎么用,
会死人的。
发表于 2011-9-19 21:08:15 | 显示全部楼层
ip merge就是最后tapeout的时候 你用dummy/phantom gds  , 到了fab再merge真正的,

可以做box的 lvs, drc ,  merge完再做真正的,

反正挺烦 的,一般是都是ip公司为了保密这么干的, 其实没啥意思
 楼主| 发表于 2011-9-21 16:11:50 | 显示全部楼层
恩,最后发现问题了。
是因为ip比较老,lef文件里面的层定义是metal2和metal3,但是最新提供的technology file里面的层定义是M2和M3,所以在导入lef的时候总是报layer geometry的错误。看来foundry的东西真是不可靠阿。。。
发表于 2011-10-19 18:10:31 | 显示全部楼层
是啊,同感!
发表于 2021-12-8 17:11:26 | 显示全部楼层


icfbicfb 发表于 2011-9-19 21:08
ip merge就是最后tapeout的时候 你用dummy/phantom gds  , 到了fab再merge真正的,

可以做box的 lvs, drc  ...


请问什么叫phantom GDS呀~~
发表于 2022-9-21 14:46:23 | 显示全部楼层


金属心 发表于 2021-12-8 17:11
请问什么叫phantom GDS呀~~


就是基本上只包含金属层次信息的gds
发表于 2023-5-18 09:47:12 | 显示全部楼层
mark一下
发表于 2024-1-5 09:39:37 | 显示全部楼层


陆赛杰 发表于 2022-9-21 14:46
就是基本上只包含金属层次信息的gds


请问这个是要stream in 用吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 07:13 , Processed in 0.032144 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表