在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 19262|回复: 20

[求助] 求高手指点:有GDS文件,如何提取网表

[复制链接]
发表于 2011-9-3 18:54:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
公司N年前一颗老产品,现在要加简单功能。从头设计太浪费时间,而且风险更大,想再现有版图上增加一些东西,实现更多一个功能。
手上仅有GDS数据,无电路无网表。

想法:LVS的实际功用,是将版图提取成网表,然后和电路网表做对比。因此想编写一个LVS文件,将版图的网表信息提取出来。

本人编写过几个Dracula LVS文件,Caliber的LVS文件没写过。

求高手指点,可否用dracula的lvs文件实现这个功能?可否详细告知:LVS表头里面是否要增加新的语句,输出什么样的文件,输出的文件用什么方式可以打开。

若dracula不行,caliber可以不?又如何操作?

不胜感谢! !!!!!!!
发表于 2011-9-3 22:35:10 | 显示全部楼层
个人认为可能不可行,GDSII 实质上就是一些图形,以及层次。如果是有单元还能看出单元来。

如果是打平的,那就更没戏了,嚯嚯…

没有自动的办法,LVS,只是那A和B比较,没有说由B就能够推出A来,不知道我这么说清楚否。

想提取网表,只有人工家逆向工具了,所幸以前的片子都不大。
发表于 2011-9-5 10:54:19 | 显示全部楼层
提网表没问题,可是提出来的可读性就。。。更别提在上面加东西了。
发表于 2011-9-6 14:24:06 | 显示全部楼层
可以用calibre提取出cdl,不过层次结构和GDS一致的,以前我也做过,做法是把层次都map到自己用过的,熟悉的lvs文件, 然后calibre -lvs -hier -lvs runset_file
发表于 2011-9-7 00:04:01 | 显示全部楼层
可以提出cdl的网表嘛 你有工艺库里的gds就可以
发表于 2011-9-7 10:24:57 | 显示全部楼层
提netlist(你这种情况肯定是spice level的了) 关键要有rule, 让tool知道什么是transitor, 什么是cap,什么是wire, 什么是via等等, 这个rule建议找foundry要(每个tool都不一样), 不要自己编。
发表于 2012-1-28 22:30:24 | 显示全部楼层
calibre lvs可以由gds2产生 spice网表,然后再转成schematic;dracula lvs 由gds2产生的spice文件就不知道藏在哪里了,望高手解答!!
发表于 2012-1-31 08:08:54 | 显示全部楼层
dracula太老了,不清楚
你啥工艺啊,  没有fab的calibre runset么,

calibre -lvs -spice layout.net   aaaa.gds  就能抽取出spice网表了,

不过你电路简单的话,做反向也行啊, 反向都是把一个芯片
拍照得到来翻译版图,别说有gds了,好做多了,
发表于 2012-5-4 15:23:06 | 显示全部楼层
我想问下版主 calibre -lvs -spice layout.net   aaaa.gds   就能抽取出spice网表了?
是不是还要设置一下什么环境之类的
我刚刚用 calibre -lvs -spice layout.net   aaaa.gds  这个命令好像不可以吗
发表于 2012-5-4 22:08:33 | 显示全部楼层
具体的没做过,有GDS应该能提取CDL,再用CDL生成NETLIST,然后在NETLIST上修改电路,对应GDS进行ECO修改,最后LVS等检查。应该可以搞定。关注中。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 08:46 , Processed in 0.030686 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表