在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: cauchy911

[资料] Verilog HDL数字系统设计【2011新书】

[复制链接]
发表于 2014-9-7 16:28:35 | 显示全部楼层
谢谢lz的分享!我收藏了
发表于 2014-9-8 00:19:08 | 显示全部楼层
0000000000000000000000000000000000000000000000000
发表于 2014-9-8 10:54:39 | 显示全部楼层
学习学习,谢谢楼主
发表于 2014-9-14 13:08:23 | 显示全部楼层
谢谢分享
发表于 2015-3-24 22:00:31 | 显示全部楼层
控制领域,FPGA要到什么水准!!
发表于 2016-7-31 22:13:40 | 显示全部楼层
1#跳转到
»倒序看帖
打印字体大小: tT
发表于 2011-9-2 10:48 | 只看该作者
[资料] Verilog HDL数字系统设计【2011新书】

渭南
2011年Verilog HDL新书,感觉不错。
主要介绍数字系统设计方法,不是只介绍些Verilog HDL语法。
还有些关于时序分析的介绍,很实用,尤其FPGA类公司的面试!
Verilog HDL数字系统设计扉页1.jpg (49.59 KB)

Verilog HDL数字系统设计扉页1.jpg
Verilog HDL数字系统设计1.jpg (553.77 KB)

Verilog HDL数字系统设计1.jpg

Verilog HDL数字系统设计.pdf (8.98 MB)
发表于 2016-7-31 22:35:40 | 显示全部楼层
感谢楼主的共享
发表于 2017-6-3 03:02:17 | 显示全部楼层
谢谢!!!
发表于 2017-6-6 12:51:49 | 显示全部楼层
谢谢楼主
发表于 2017-6-6 20:53:53 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 16:16 , Processed in 0.020271 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表