在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 55172|回复: 313

[资料] Verilog HDL数字系统设计【2011新书】

[复制链接]
发表于 2011-9-2 10:48:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
2011年Verilog HDL新书,感觉不错。
主要介绍数字系统设计方法,不是只介绍些Verilog HDL语法。
还有些关于时序分析的介绍,很实用,尤其FPGA类公司的面试!
Verilog HDL数字系统设计扉页1.jpg
Verilog HDL数字系统设计1.jpg

Verilog HDL数字系统设计.pdf

8.98 MB, 下载次数: 5472 , 下载积分: 资产 -4 信元, 下载支出 4 信元

发表于 2011-9-2 11:23:28 | 显示全部楼层
下载看看
发表于 2011-9-2 11:25:06 | 显示全部楼层
see see
发表于 2011-9-2 12:11:36 | 显示全部楼层
thanks
发表于 2011-9-2 12:27:37 | 显示全部楼层
辛苦楼主,谢谢!
发表于 2011-9-2 12:36:33 | 显示全部楼层
感谢楼主的共享
发表于 2011-9-2 13:15:39 | 显示全部楼层
thanks for your sharing
发表于 2011-9-2 14:56:21 | 显示全部楼层
留意一下
发表于 2011-9-2 14:57:55 | 显示全部楼层
回复 1# cauchy911


   多谢分享!!!
发表于 2011-9-2 15:26:19 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:25 , Processed in 0.024067 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表