verilog代码DC综合的问题（verilog code design compilar）

peterzm · 发表于 2011-8-30 14:05:22

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

always @(posedge clk or negedge rst)
begin
   if(!rst)
         counter2<=0;
   else
         begin
            if(counter2==49)
                  counter2<=0;
            else
                  counter2<=counter2+1;
         end
end

always @(posedge scl)
begin
counter2<=0;
end
以上代码在做DC综合时总是报错：如下
counter2[5] or a directly connected net is driven by more than one source, and not all drivers are three-state.
counter2计数器的每一位都报同样的错，以上错误是counter2计数器的第5位报错。
请高手指教，怎么修改以上代码，但是功能不能改变。

icfbicfb · 发表于 2011-8-30 14:23:46

问下前端版，

puyuwei · 发表于 2011-8-30 20:52:10

不要在不同的always内部对同一个变量进行赋值...

l7951247 · 发表于 2011-8-30 22:02:05

我想问你，如果clk的上升沿和scl上升沿同事到来，那么是给count2自加呢，还是置零？？？明显的错误、、

peterzm · 发表于 2011-8-31 09:41:13

谢谢各位

inter211 · 发表于 2016-6-18 12:36:47

顶贴赚积分

mldxl. · 发表于 2023-6-9 10:29:35

counter在两个块里面进行赋值le

love_ee · 发表于 2024-12-17 18:37:19

学到了

[原创] verilog代码DC综合的问题（verilog code design compilar）

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2