设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Mark Zwolinski 写的数字系统设计好书。关于systemver ...

1 234 5 6 7 8 9 / 9 页下一页

发新帖

楼主: qc3g09

[资料] Mark Zwolinski 写的数字系统设计好书。关于systemverilog的

发表于 2011-10-23 15:30:48 | 显示全部楼层

收下了！谢谢~

回复支持反对

发表于 2011-10-27 16:08:28 | 显示全部楼层

thanks

回复支持反对

发表于 2011-12-14 13:36:38 | 显示全部楼层

ok，下载了。谢谢！

回复支持反对

发表于 2011-12-14 21:28:19 | 显示全部楼层

System Verilog了解下

回复支持反对

发表于 2011-12-17 19:44:40 | 显示全部楼层

还是draft

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-12-28 21:03:09 | 显示全部楼层

不错。。。要是有中文的就更好了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-1-3 21:27:10 | 显示全部楼层

thank u for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-1-13 16:28:24 | 显示全部楼层

xiexie

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-1-15 15:27:41 | 显示全部楼层

收了，谢谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-2-3 09:23:15 | 显示全部楼层

谢谢分享！！！

回复支持反对

1 234 5 6 7 8 9 / 9 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 00:23 , Processed in 0.026732 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表