在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8226|回复: 14

[原创] P/G Stagger IO

[复制链接]
发表于 2011-8-26 18:18:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
封装厂为什么要求P/G的IO都有排在外圈啊
发表于 2011-8-26 23:15:20 | 显示全部楼层
那样bond wire时,P/G就都在package的内圈,信号在外圈了
发表于 2011-8-27 09:37:40 | 显示全部楼层
是的,一般要求p/g signal bonding to inner ring ( on package) ,  if bonding to outside ring ( on package )  ,  will cross that inner signal wires ,

这个看看封装图就知道了,一般Stagger pad 要求 p/g io 放外圈,  信号放内圈,
调整pad的时候挺烦的,要插花的放p/g pad ,
 楼主| 发表于 2011-8-27 10:58:35 | 显示全部楼层
我还是不太清楚,封装时用劈刀引金线到finger上,怎么还有内外圈呢?
发表于 2011-8-27 22:12:47 | 显示全部楼层
电源pad 一般连到一圈,比如VDD ring, VSS ring,因此在内圈比较方便
这个要看图, 讲不清的,

google下,
 楼主| 发表于 2011-8-29 11:28:13 | 显示全部楼层
我google了半天,怎么也找不到合适的东西,能发个几个链接吗?
发表于 2011-8-29 12:02:28 | 显示全部楼层
发表于 2011-8-29 15:55:37 | 显示全部楼层
http://www.google.com/patents?id=bje0AAAAEBAJ&pg=PA4&source=gbs_selected_pages&cad=4#v=onepage&q&f=false

http://www.patentgenius.com/image/7501709-3.html

看看大概的
 楼主| 发表于 2011-8-29 17:46:44 | 显示全部楼层
谢谢!正在研究中
 楼主| 发表于 2011-8-29 18:17:48 | 显示全部楼层
终于研究明白了,太谢谢了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 22:00 , Processed in 0.029830 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表