设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog hdl a guide to digital design and synthesis ...

12 / 2 页

发新帖

楼主: buch

[资料] verilog hdl a guide to digital design and synthesis pdf

发表于 2012-9-9 02:35:48 | 显示全部楼层

thx , 不知道如何啊

回复支持反对

发表于 2019-9-6 06:56:46 | 显示全部楼层

Verilog HDL - Samir Palnitkar.pdf

11.17 MB, 下载次数: 208 , 下载积分: 资产 -4 信元, 下载支出 4 信元

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-10-13 09:37:32 | 显示全部楼层

classic book.

回复支持反对

发表于 2020-10-13 18:25:10 | 显示全部楼层

Thanks

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-15 12:32 , Processed in 0.015218 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表