设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog hdl a guide to digital design and synthesis ...

12 / 2 页

返回列表发新帖

楼主: buch

[资料] verilog hdl a guide to digital design and synthesis pdf

发表于 2011-9-22 00:21:29 | 显示全部楼层

感谢！！下来看看

回复支持反对

使用道具举报

发表于 2012-9-9 02:35:48 | 显示全部楼层

thx , 不知道如何啊

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2019-9-6 06:56:46 | 显示全部楼层

Verilog HDL - Samir Palnitkar.pdf

11.17 MB, 下载次数: 208 , 下载积分: 资产 -4 信元, 下载支出 4 信元

回复支持反对

使用道具举报

发表于 2020-10-13 09:37:32 | 显示全部楼层

classic book.

回复支持反对

使用道具举报

发表于 2020-10-13 18:25:10 | 显示全部楼层

Thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-17 21:40 , Processed in 0.034478 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表