|
发表于 2011-8-19 14:08:06
|
显示全部楼层
研究了通过扫描链配置缩短数字集成电路测试时间问题。利用图论中的极大独立集来描述被测电路主输入的结构无
关性。通过结构无关主输入共用扫描寄存器, 以缩短扫描链长度进而减少扫描测试时间。提出了利用被测电路主输出可控性
来分配一主输入至某一共用扫描寄存器的主输入组, 直至形成一个极大组, 这改进了利用被测电路测试集信息处理同样问题
的方法[1 ]。还分析了在多输出有扇出电路中插入内置扫描单元, 以增大结构无关输入的实现方法。对国际标准电路的实验证
明了该方法是减少数字集成电路扫描测试时间的一条有效途径。 |
|