设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 向大虾请教FPGA 管脚问题

返回列表发新帖

查看: 2880|回复: 2

[求助] 向大虾请教FPGA 管脚问题

发表于 2011-8-17 17:01:28 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

请教大虾，如果某个IO管脚本来是悬空的，但是在UCF文件里把它上拉，是不是这个管脚输入就可以看作一直是高电平，而不是悬空了？

相关帖子

回复

使用道具举报

发表于 2011-8-18 08:07:49 | 显示全部楼层

是高电平

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-25 13:25 , Processed in 0.014829 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表