在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 智慧棒

[资料] 贝尔实验室FPGA实现的精品PPT:高性能加法器与乘法器的实现,强烈推荐!!!

[复制链接]
发表于 2013-1-23 13:59:03 | 显示全部楼层
THX for sharing
Good  LUCK
发表于 2013-1-23 15:51:17 | 显示全部楼层
很不错,学习了
发表于 2013-3-1 22:21:22 | 显示全部楼层
这要看看啊~~~~~~~~
发表于 2013-3-11 17:25:47 | 显示全部楼层
感谢分享
发表于 2013-3-12 00:57:58 | 显示全部楼层
魔力鸟~~
发表于 2013-3-13 14:09:20 | 显示全部楼层
好东西,顶顶顶
发表于 2013-3-25 15:24:12 | 显示全部楼层
回复 1# 智慧棒


    顶,。。。。。非常感谢,
发表于 2013-3-26 00:48:43 | 显示全部楼层
FPGA 厂家都已经提供了 底层硬件的基本运算。 除非是小厂还没开发出来。

ALTERA 的 DSP块的应用; XILINX 的 DSP48的应用,比比皆是。

更多时候,我们是在应用,而非研发。

感觉这个标题提到的功能,应该是原厂工程师们应该考虑的。 FPGA最底层,各个厂家自己最明白。
发表于 2013-3-26 14:18:20 | 显示全部楼层
先谢再看
发表于 2013-3-26 18:50:02 | 显示全部楼层
谢谢啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 16:41 , Processed in 0.022289 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表