在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 智慧棒

[资料] 贝尔实验室FPGA实现的精品PPT:高性能加法器与乘法器的实现,强烈推荐!!!

[复制链接]
发表于 2012-9-18 22:01:49 | 显示全部楼层
many thx~
发表于 2012-9-19 00:11:56 | 显示全部楼层
看一哈,谢谢分享~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
发表于 2012-9-19 09:15:12 | 显示全部楼层
感觉是工艺性方面的设计,不过可以长长世面!
发表于 2012-9-19 21:09:41 | 显示全部楼层
学习下!!研究下乘法器,呵呵!
发表于 2012-9-19 22:00:41 | 显示全部楼层
一直要设计代数运算的模块,总是没时间做
发表于 2012-11-4 17:52:20 | 显示全部楼层
学习了,谢谢!
发表于 2012-11-4 20:57:58 | 显示全部楼层
应该是可以的,再说在FPGA上实现逻辑其实是把逻辑分布到look up table上,其实并没有除法逻辑!
发表于 2012-11-5 10:02:31 | 显示全部楼层
DINGYXIIA
发表于 2012-11-5 10:32:13 | 显示全部楼层
好东东,学学习
发表于 2012-11-5 21:14:19 | 显示全部楼层
真有那么夸张么?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 14:48 , Processed in 0.021765 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表