FPGA的差分接口能直接输出吗？

asyou · 发表于 2011-8-9 15:30:15

您需要登录才可以下载或查看，没有账号？注册

x

例如输入的LVDS信号，直接使用assign out = in; 语句，将输入的LVDS信号连接到输出的LVDS信号线上。这样可不可实现？

justshuashua · 发表于 2011-8-9 19:21:33

信号虽然出去了，但在FPGA内部已经先转换成了数字信号。

Jungolf · 发表于 2011-8-10 17:49:52

不可以,LVDS必须解串后才能被FPGA内部逻辑所接受.
信号直穿FPGA芯片，同样会经过LUT，只是LUT的逻辑就是OUT=IN而矣

asyou · 发表于 2011-8-10 18:13:21

是不是FPGA内部的逻辑电平不支持啊？

maxbin · 发表于 2011-8-10 21:51:28

在fpga内部都是相同的逻辑电平，即内核逻辑电平，lvds的电平转化是在io处做的，调用原语IBUFDS，OBUFDS，IOBUFDS实现内容电平与lvds的转化吧。。。。应该是这样的吧。。。

henryeon · 发表于 2011-8-11 10:19:46

ls好专业，赞一个

genus001 · 发表于 2011-8-11 21:42:23

把输入直接连到输出没问题的。

alpharay · 发表于 2011-8-13 18:00:39

同5楼，xilinx的fpga要用原语写接口，直接assign的话貌似会报错。

fzyzdy · 发表于 2011-8-14 00:17:57

回复 8# alpharay
赞

[讨论] FPGA的差分接口能直接输出吗？