current dac SI ouput impendence simulation

wwm101 · 发表于 2011-8-8 22:55:06

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近在设计一个高速电流舵dac，发现如果算入switch寄生的Cdg电容，采用Vdc串联电感提供偏置，idc AC扫描仿真，SI的输出阻抗根本达不到SFDR指标！
例如如果开关寄生的Cdg=3f，那么其在80MHz频点等效的阻抗就只有1M欧姆了！这个差不多只能满足8bit的精度要求!

所以想请教下，是不是我的仿真就是有问题，那么在仿真是该如何去除Cdg电容的影响呢？谢谢

nltc · 发表于 2011-8-10 19:05:12

把你的仿真图贴出来.......

[求助] current dac SI ouput impendence simulation

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1