在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2052|回复: 3

[求助] Verilog 与 C 交互的问题

[复制链接]
发表于 2011-8-4 16:36:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在都是用Verilog做仿真,C语言写验证模型啊,他们之间的交互现在主流的方法是什么?我了解到的有PLI1.0, PLI2.0,SystemVerilog DPI, 不知道那种方法是现在最流行的啊。望经验人士指教!谢谢!
发表于 2011-8-4 17:18:41 | 显示全部楼层
同问!!!
发表于 2011-8-5 21:11:33 | 显示全部楼层
verilog建议用pli2.0,也就是vpi。
systemverilog建议用dpi
 楼主| 发表于 2011-8-7 17:37:35 | 显示全部楼层
回复 3# tiangua
非常感谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 22:40 , Processed in 0.019088 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表