设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verlog编程参考(含书签)IEEE Verilog Hard Description+ ...
12
返回列表 发新帖
楼主: windmil

[资料] verlog编程参考(含书签)IEEE Verilog Hard Description+VerilogIEEE Std 1364 -2005

[复制链接]
love——
发表于 2011-9-18 00:59:37 | 显示全部楼层
谢谢楼主
回复 支持 反对

举报

zzczx
发表于 2011-11-16 17:07:22 | 显示全部楼层
长见识了。 一直以为知道2001呢 3ks
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

水天二线
发表于 2011-12-27 17:37:22 | 显示全部楼层
谢谢楼主
回复 支持 反对

举报

zhou_charles
发表于 2011-12-27 18:28:16 | 显示全部楼层
the content is full for reference, ???
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-20 01:30 , Processed in 0.019409 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表