CTS balance

tonyhard

经过高人指点，我的design已经可以进行balance了。
方法是，在执行CTS时，人为插入BUF诱导一下。
（在clock的root点后）

这招的确管用，从root点到插入的BUF间的net上，CTS balance时就去插BUF了。
但要使design可以很好的生成时钟树，最好在clock_opt后，balance之前，人为插入的BUF。。。

不过，治标不治本。到底是什么导致的，目前还原因不明。

xingyun666666

回复 2# 八部众生


对于ICG问题到底应该怎么处理？不banlance它，使能端出问题，balance它后面的reg出问题，妹子刚做后端，求罩啊

ydlm42sj

关键还是none stop pins
分析clock str ，确认none stop pins 。