高压buck DC-DC流片后PASS管在上电过程中烧毁，请高手指点，谢谢！

semico_ljj

不太理解。。。

xiaowanzi88

个人分析：
1).从FA照片上看，顶层金属烧毁的痕迹不是特别明显，貌似底层管子被烧黑了。从这个角度看，不是顶层金属电流密度不够而造成的，如果是金属电流密度不够，也就是说金属线宽不够，那么顶层金属烧毁以后变黑并且造成短路。
2）.排除1)的可能性，那就属于PMOS功率管的问题了。其一，考虑Latchup。上电时候功率管对负载充电，当遇到阻性负载时候，过冲比较大。这个过冲电压的抬高是造成Latchup的一个原因之一。建议：1.给AGND串联一个1欧姆电阻，分析瞬态过程，看AGND被抬高多少毫伏，如果超过一个PN结导通电压，请注意大电流的出处！2.给LDO加限流保护，本人也遇到过Ti的一个芯片，内部LDO没有限流保护但是Ti没事，咱们就挂了！3.NMOS做为PASS管，不会造成严重过冲，毕竟Gate电压上电过程需要CP慢慢抬升电压，或者靠EA提供Driver Voltage。而PMOS的Gate Voltage 靠EA控制，EA存在摆率限制，很可能动几下，然后PASS管输出电流就冲几下，接着就挂掉。
3）.具体分析PASS管烧毁部分，到底是Gate打穿还是沟道打穿？是否考虑PASS管的L取值问题？考虑具体工艺，例如punch through 之类的效应是否考虑.L不要取太小，一味追求Low Dropout 对可靠性是一种藐视。

guang3000

个人分析：
1).从FA照片上看，顶层金属烧毁的痕迹不是特别明显，貌似底层管子被烧黑了。从这个角度看，不是顶层金属电流密度不够而造成的，如果是金属电流密度不够，也就是说金属线宽不够，那么顶层金属烧毁以后变黑并且造成短路。
2）.排除1)的可能性，那就属于PMOS功率管的问题了。其一，考虑Latchup。上电时候功率管对负载充电，当遇到阻性负载时候，过冲比较大。这个过冲电压的抬高是造成Latchup的一个原因之一。建议：1.给AGND串联一个1欧姆电阻，分析瞬态过程，看AGND被抬高多少毫伏，如果超过一个PN结导通电压，请注意大电流的出处！2.给LDO加限流保护，本人也遇到过Ti的一个芯片，内部LDO没有限流保护但是Ti没事，咱们就挂了！3.NMOS做为PASS管，不会造成严重过冲，毕竟Gate电压上电过程需要CP慢慢抬升电压，或者靠EA提供Driver Voltage。而PMOS的Gate Voltage 靠EA控制，EA存在摆率限制，很可能动几下，然后PASS管输出电流就冲几下，接着就挂掉。
3）.具体分析PASS管烧毁部分，到底是Gate打穿还是沟道打穿？是否考虑PASS管的L取值问题？考虑具体工艺，例如punch through 之类的效应是否考虑.L不要取太小，一味追求Low Dropout 对可靠性是一种藐视。

谢谢你的热心指点！！！

ampper

谢谢大家的回复！！！ 试过了将软启动的SS/SD拉到零，这时候输出的驱动是关闭的，BP10的负载是芯片 ...
guang3000 发表于 2011-7-27 03:04

                               
登录/注册后可看大图

烧坏的原因可能有两个：
1. 钳位的zener管没有将VGS钳住。
2. 在pass transistor上面的功耗过大，导致温度过高，烧坏。

先说原因2：
2.1 看你给出的功能框图，里面设计了over temperature protection （OTP）, 不知道实际的电路是否在过温的时候将LDO也关闭。
如果过温将LDO关闭，那么在上面0.2V/s的速度这个量级，芯片里面温度肯定是来得及传递的，OTP可以可靠的关断LDO，pass transistor不会被烧坏。可以排除原因2.
2.2 如果OTP发生没有将LDO关断，那可以在VIN缓慢上电，LDO带负载电流的情况下，测试在烧坏之前是否发生了OTP。也许下面这个测试方法可以: SS正常，将FB拉低，用10kohm的电阻将LDRV 上拉到5V。VIN缓慢上点，LDO带一定负载电流，OTP没发生之前，LDRV上拉到高电平，OTP发生后，LDRV被下拉到低电平（不知道你芯片的逻辑是否在OTP时也把LDRV关掉，如果关掉，这个测试方法就不行了）。
这个测试，如果在烧坏之前没有发生OTP，那肯定不是原因2，基本上是原因1了。
如果在烧坏之前发生了OTP，那基本上就是原因2了。

对于原因1：
从你的描述来看，LDO的VGS被钳位时，最大的输出电流能力为70mA，根据你给的pass transistor尺寸，150u/1u （看起来你的版图尺寸要比这个比例大得多？），VGS钳位6V，估算也在50mA左右。
但是你之前的测试，在LDO负载上面加了300mA的负载电流，LDO的输出电压没有被拉到地，还是可以上升。这表明pass transistor的VGS没有钳位在6V，可能已经大于10V了。从这个测试来看，说明zener管没有起到钳位作用。 但这也只是说明可能是原因1，不能排除潜在的原因2。

robberxiong

这个嵌位电路太冒险了，应该用高压bjt管连成二极管方式，接在嵌位的diode管下面，如果电压超过12v,让此嵌位电路导通，使得LDO的PASS管的栅极电压小于12V

大学校长

标个记号，以后再看

piao

学习了
谢谢

ANGELJJAY

学习了

albert_eetop

latchup 可能性较高。

jiang_shuguo

楼主这个最后是什么问题？成功解决了把？