几个珠海建荣电话面试问的题目，小弟答得不明不白，请教各位。

lx258258 · 发表于 2011-7-16 14:41:19

本帖最后由 lx258258 于 2011-7-16 14:45 编辑

回复 10# refugee

跟你想的差不多。增益运放，电阻的取值根据不同的应用，应该有不同的考虑吧。一个内部，一个外部，这个也太不匹配了吧，还要考虑噪声，频率等等因素。pip电容，哪个区别没那么大吧。

lsh0211 · 发表于 2011-7-16 23:30:43

回复 zhujihan

1、ESD漏极过孔到poly的距离在MOS的漏极加入了一个“ballast resistance”，可以 ...
lovexxnu 发表于 2011-7-15 20:58

登录/注册后可看大图

lz找到的这个答案是对的！就是要均匀开启。 snapback电压越低，ESD能力越好，但是一般不能低于芯片正常工作电压，所以增加二次击穿电压是导致ESD变差的，这就是高压ESD难做的原因。

2/ 最可能的原因：内部电路有breakdown及snakback电压分别远低于30V/20V的（这些器件又是直接看到PAD的），结果内部电路先breakdown，并hold，最终烧掉内部电路。　　和ｌａｔｃｈ　ｕｐ是扯不上关系的，ｌａｔｃｈ　ｕｐ是在电源加上时发生才会烧毁．

zhujihan · 发表于 2011-7-17 08:44:33

回复 12# lsh0211

vt2怎么会越大esd性能越差？正因为VT2＞VT1，才能达到均匀导通。

kefei_009 · 发表于 2011-7-17 10:16:40

本帖最后由 kefei_009 于 2011-7-17 10:18 编辑

讨论下问题5，该零点有可能是右半平面零点，也有可能是左半平面零点，如果是右半平面零点，当然是远离原点，如果是左半平面零点，那该零点位于次极点附近就行了，和次极点互相抵消

semico_ljj · 发表于 2011-7-17 11:02:29

nice...

semico_ljj · 发表于 2011-7-17 15:33:24

xuexile...

rengd02 · 发表于 2011-7-17 16:38:15

学习学习

aries2008 · 发表于 2011-7-17 17:36:33

zikelee · 发表于 2011-7-17 19:56:41

旁观一下，学习一下

lovexxnu · 发表于 2011-7-18 23:55:34

lz找到的这个答案是对的！就是要均匀开启。 snapback电压越低，ESD能力越好，但是一般不能低于芯片正常 ...
lsh0211 发表于 2011-7-16 23:30

登录/注册后可看大图

均匀开启不能降低snapback电压，snapback电压是由衬底掺杂浓度和电阻决定的，漏极到bulk的距离越远snapback电压越低，
均匀开始只是为了增大ESD二次击穿的电流，
latch-up不只发生在上电阶段，大量数字电路同事翻转同样会引起latch-up，很多其他情况一样会引起latch-up，上面已经说了栅击穿电压是30V，ESD是20V，你说的这种情况不大可能存在吧

账号		自动登录	找回密码
密码			注册

[讨论] 几个珠海建荣电话面试问的题目，小弟答得不明不白，请教各位。

浏览过的版块

站长推荐 /1