用make_cdb读取网表的问题

wincash · 发表于 2011-7-5 08:02:03

本帖最后由 wincash 于 2011-7-5 08:03 编辑

用make_cdb读取网表时，因为网表中有斜杠“/ ”，报错，把斜杠去掉可以成功读取，但是怕结果不对。所以请问工具中有没有哪里有选项，对网表中的特殊字符“/ ”进行处理，或者提供其他解决方案

alex_fang2010 · 发表于 2011-7-5 08:02:04

请在使用V2lvs时候加上-l
和-i的option,其中-l后面分别接std cells的.v(在库中的verilog model file)和AIF中的analog 的一个空的.v，-i 即表示生成spice不带$PIN的符号，生成供simulation使用的spice

wincash · 发表于 2011-7-14 19:40:21

eetop无人啊，居然没有一人能顶！！！

爱斯基摩人 · 发表于 2011-10-13 10:11:33

回复 2# alex_fang2010

fangyong~你的头像好萌啊

icfbicfb · 发表于 2011-10-13 20:18:30

转义加 \ 即可啊，

change_names -rules verilog -hier ，这个是dc里出来可以这么干

yuanxiaodong · 发表于 2014-8-5 10:08:20

make_cdb后产生警告 cannot find netlist for the cell 是什么原因

西游人 · 发表于 2015-8-12 23:09:31

LZ你这个问题应该解决了，能说明一下不

[求助] 用make_cdb读取网表的问题