怎么样实现高精度频率计（0.05ppm）

shiyinjita · 发表于 2011-6-30 09:06:43

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 shiyinjita 于 2011-6-30 09:16 编辑

怎么样实现精度为0.05ppm的频率计啊？我现在用的是10m的0.05ppm的晶振，？误差与什么有关系啊？
1 ：用等精度方法吗？但是等精度测量的话，那么实际闸门不会那么准把？比如我设置一个0.5s的闸门，但是实际的闸门一定会大于等于0.5s，大家有什么好的方法吗？
2：实现频率计还有什么比较优化的方法？除了测频，测时，等精度外？
其中测频可以实现准确闸门，但是怎么消除+-1的误差啊？

dlb05061131 · 发表于 2011-6-30 09:33:19

等精度测频就可以消除+-1的误差，实际的阀门时间可能大于，也可能小于设置的阀门时间。

等精度测频已经可以测得很准了，最高精度等于你的系统时钟精度。

我认为要测的准，关键是你整形之后的方波干不干净。容易有边沿毛刺影响。

shiyinjita · 发表于 2011-6-30 10:41:52

回复 2# dlb05061131

但是这样实际闸门与软件闸门不符合，不影响实用吗？因为我要设置40个软件闸门时间。
图片中程序是我设置的软件闸门，和实际闸门，但是有的时候实际闸门检测不到软件闸门的信号，及在CLKR下检测不到count——en信号，请问有什么好的方法吗？

dlb05061131 · 发表于 2011-6-30 11:53:55

软件阀门时间与实际阀门时间的差别就是外部时钟的那个+-1的误差
对于clkr检测不到count_en，你试一下将阀门的无效时间放大一点。
我觉得，是不是你的软件阀门时间有问题？？

高速高精度频率测量系统的CPLD实现.pdf (172.84 KB, 下载次数: 57 )

shiyinjita · 发表于 2011-6-30 11:59:32

回复 4# dlb05061131

恩，是软件闸门问题，我当时觉得软件闸门信号做的越小越好，觉得这样速度会更快一些，更灵敏一些的，好的，我尝试一下

dlb05061131 · 发表于 2011-6-30 12:21:31

不知道你是用FPGA直接计算，还是直接发送两个计数。
如果你是用FPGA直接计算的话，测量周期应该把那个除法周期算在里边。

twfly · 发表于 2011-6-30 12:34:05

学习了

shiyinjita · 发表于 2011-6-30 13:04:12

回复 6# dlb05061131

是在FPGA内部进行乘除运算的，
你说的除法运算把周期算里面，怎么理解？公式为NX*F0/NY,这里面的NX与ny的计数好像与时间无关吧？你是不是指的实际门控使能信号？
可以说的详细些吗？

gagmeng · 发表于 2011-7-18 08:58:07

不知道你是用FPGA直接计算，还是直接发送两个计数。
如果你是用FPGA直接计算的话，测量周期应该把那个除法周期算在里边。

YJC201314 · 发表于 2017-3-18 21:35:33

很好谢谢

[求助] 怎么样实现高精度频率计（0.05ppm）

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1

[求助] 怎么样实现高精度频率计 （0.05ppm）

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1

[求助] 怎么样实现高精度频率计（0.05ppm）