在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: qiantianyiqian

[求助] SystemVerilog很纠结的一个问题(真的解决不了了吗?都想哭了)

[复制链接]
发表于 2011-6-30 12:03:20 | 显示全部楼层
回复 9# qiantianyiqian


    我的意思是,你`include ""里面的文件名错了,object的拼写错误,不知道是不是这个问题。双引号当然是要的。
发表于 2011-6-30 13:35:49 | 显示全部楼层
文件名写错了,好像!
发表于 2011-6-30 20:17:33 | 显示全部楼层
顶一个,
 楼主| 发表于 2011-7-1 08:22:02 | 显示全部楼层
回复 11# gaurson


   太感谢你了,错误终于找到了,我太粗心了,一定要改掉,呵呵
 楼主| 发表于 2011-7-1 08:31:43 | 显示全部楼层
回复 12# ljxpjpjljx


   呵呵是啊,谢谢你的提醒,终于搞定了
发表于 2011-7-2 09:28:19 | 显示全部楼层
本帖最后由 ching 于 2011-7-2 09:35 编辑

... ...
发表于 2011-8-29 21:54:10 | 显示全部楼层
貌似questa的报错提示不是很明确,还是vcs的好!
像这种怀疑是不是没include进来的问题可以直接在同一个文件里把要include的class的定义写上,如果编译能过就说明include哪里出了问题再往下查!
 楼主| 发表于 2011-8-29 22:02:54 | 显示全部楼层
回复 17# lianhuo


    已经解决了,不过还是谢谢你
发表于 2013-5-26 18:14:44 | 显示全部楼层
用vcs试试
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 00:56 , Processed in 0.025468 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表