求助大大，这样的layout 如果check LVS，有图有真相！

chris_li · 发表于 2011-6-27 15:37:00

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 chris_li 于 2011-6-27 15:40 编辑

大大，下图是一个sub-block，单独P&R, 外围没有block power ring，只有mesh和rail，在top level再加ring。

每行rail的端点出pin（见图左，VDD或VSS）， PR tool没有LVS错误，但Calibre做LVS报错，我猜想原自这些rail的pin(VDD，VSS)，但却不知道如何改layout才可以跑过calibre，请大大帮助。

顺便: 从Calibre抽出的layout spice看，这些VDD， VSS port都抽出来，因此port 和source port不一致。

王不动 · 发表于 2011-6-27 16:03:15

本帖最后由王不动于 2011-6-27 16:08 编辑

手工把vdd和vss连起来。
或者把VDD改成VDD：，VSS改成VSS:, calibre command file 里面，查找colon，改成vitual connect colon yes

onlykals · 发表于 2011-6-29 11:20:05

或者你可以在floorplan階段加一個 rectangle PG ring,
屆時你到virtuoso只需要打一次 VDD/ GND

Dark-Killer · 发表于 2011-6-29 19:01:51

定。。。。。。

no_irascal · 发表于 2011-7-14 09:49:23

忽略pin做lvs？

ksg12 · 发表于 2011-7-15 23:31:00

二楼正解

icfbicfb · 发表于 2011-7-16 23:46:35

或者加 virtual connect name VDD VSS

也行，也就是他们在顶层是相连的就行，

账号		自动登录	找回密码
密码			注册

[求助] 求助大大，这样的layout 如果check LVS，有图有真相！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1

[求助] 求助大大， 这样的layout 如果check LVS， 有图有真相！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1

[求助] 求助大大，这样的layout 如果check LVS，有图有真相！