在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3858|回复: 6

[求助] 请教ERA(Early Rail Analysis)的问题

[复制链接]
发表于 2011-6-24 12:52:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在FloorPlan之后操作如下:
Aanlysis Method:Static
Analysis Type   : Net based
Nets                : VDD                voltage:0.9  limit:0.8  bias:0.9

Power Data      :Calculate Static Power

Pad Location File:VDD.pp

Apply

为何Rail Display显示的全是绿色的?调整哪个值才能像教材上的那样分层显示?
做这个工作之前verifyGeometry的时候,PLL的几个小模块附近有DRC vio。而且verifyPowerVia的时候,也是在PLL的几个小模块附近有vio,这应该和这几个小模块上的blockage有关系,在merge GDS的时候应该可以解决,而且也不应该影响IR Drop的结果吧
发表于 2011-6-24 13:58:39 | 显示全部楼层
have u defined  power/ground output location ? (p/g source )
 楼主| 发表于 2011-6-24 14:13:15 | 显示全部楼层
VDD.pp,pad location file就是你说的那个文件
发表于 2011-6-24 14:22:29 | 显示全部楼层
绿色不就是良好嘛
楼主想看到多种颜色分层的话,把region调小一点
 楼主| 发表于 2011-6-24 14:55:20 | 显示全部楼层
static current从哪获取?
发表于 2011-8-10 21:59:19 | 显示全部楼层
静态分析的话应该有switching_activity吧?
发表于 2018-12-17 11:59:27 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 20:19 , Processed in 0.031835 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表