在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: zjwwmh

[资料] Using SystemVerilog for FPGA Design

[复制链接]
发表于 2012-6-17 00:02:17 | 显示全部楼层
for share thanks dude    !!!!!
发表于 2013-3-11 11:07:40 | 显示全部楼层
good job...
发表于 2013-3-11 11:33:43 | 显示全部楼层
看看,谢谢分享
发表于 2018-8-17 11:07:09 | 显示全部楼层
thanks~
发表于 2018-8-21 13:45:28 | 显示全部楼层
thanks for sharing
发表于 2018-8-21 13:48:04 | 显示全部楼层
谢谢楼主分享
发表于 2020-11-12 18:52:10 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 08:23 , Processed in 0.017882 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表