马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
本帖最后由 soclu 于 2011-6-24 13:46 编辑
职位：soc/ic设计 人数：8人,工作地点：北京 工作职责/任务描述： 1.消费类复杂SOC产品开发； 2.参与模块及系统结构设计及实现； 3.构建仿真环境, 完成模块及系统验证； 4.时续估计及综合； 5.芯片整体验证与测试. 任职要求： 1.通信，计算机或电子, 微电子等相关专业本科以上学历. 2.2年以上SOC设计经验. 具备如下一种或多种设计能力： 熟悉或参与过SOC体系架构设计 熟悉嵌入式c和汇编语言 熟悉Verilog 语言, 仿真, 验证，能够搭建自动化仿真平台，芯片验证理论扎实。 熟悉或设计开发过如下一个或多个模块设计和仿真：MC-51，DSP，usb（HID，U盘）uart，spi，i2c，RTC，PCM，PWM，SD卡主控制器接口，常见的加密算法，段式液晶驱动 熟悉综合，时序分析，DFT和低功耗设计理论 3.综合素质要求: 良好的沟通能力和团队合作精神 高度的责任心和敬业精神 较强的逻辑思维能力，善于发现问题，具有良好的自学能力和解决问题的能力 英语熟练 职位：DFT工程师，人数：2人 1.负责SOC DFT开发 芯片DFT方案规划 编写相关脚本或进行MBIST, SCAN (包括stuck at,IDDQ), 边界扫描，模拟IP测试电路的生成 测试电路的验证，测试向量的生成 与前后段设计师协作进行测试时序约束的生成，产生并分析运行报告并给出解决方法 与测试厂家合作，制定监视测试流程 有能力的DFT工程师，可以参与前端代码设计和仿真。 2.专业背景要求: 电子工程、计算机科学，微电子或相关学科本科以上学历 两年以上工作经验 熟悉Verilog或VHDL, 熟练TCL编程 熟悉IC设计流程和常识 DFT理论知识扎实，熟练使用相应DFT开发工具（如Synopsys / Cadence / Mentor等） 有DFT设计经验，熟悉MBIST, SCAN等的设计和相应测试向量的产生与测试验证，有量产经验优先考虑。 熟悉IC时序约束的生成和静态时序分析 熟悉IC生成测试流程 4.综合素质要求: 良好的沟通能力和团队合作精神 高度的责任心和敬业精神 较强的逻辑思维能力，善于发现问题，具有良好的自学能力和解决问题的能力 英语熟练 公司提供完善的芯片技术和有竞争力的薪金，欢迎有志芯片设计开发的优秀加入才加入。 联系方式：pillar.lu@163.com ；公司网站：www.quanova.com | 
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2011-6-13 12:40:33
楼主