在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: woodkey

[资料] 用VerilogA建模PLL的资料

[复制链接]
发表于 2019-3-11 20:24:09 | 显示全部楼层
谢谢分享
发表于 2019-4-22 10:17:06 | 显示全部楼层
看看
发表于 2019-4-22 15:16:49 | 显示全部楼层
多谢分享!
发表于 2019-4-22 21:06:45 | 显示全部楼层
可是,怎么在cadence里创建verilog-A模块呀……
发表于 2019-4-23 11:06:07 | 显示全部楼层
看看先
发表于 2019-7-6 11:22:10 | 显示全部楼层
好人一生平安
发表于 2020-11-28 13:12:50 | 显示全部楼层
数字的居然
发表于 2020-11-29 22:12:50 | 显示全部楼层
谢谢分享
发表于 2020-11-29 22:22:47 | 显示全部楼层
感谢分享
发表于 2020-11-30 17:48:36 | 显示全部楼层
thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-26 19:34 , Processed in 0.095909 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表