在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: sinva

[资料] SystemVerilog、SystemC、UVM 语法高亮(gvim)

[复制链接]
发表于 2014-3-18 10:33:42 | 显示全部楼层
回复 1# sinva


   看上去不错很有用的东东
发表于 2014-4-6 20:15:49 | 显示全部楼层
但是windows下,.sv文件可以语法高亮,而.svh文件还是不能语法高亮???
求助
发表于 2014-4-24 16:40:18 | 显示全部楼层
试试看。是不是我想要的。谢谢楼主
发表于 2014-4-27 07:52:37 | 显示全部楼层
谢谢分享
发表于 2014-4-30 16:07:05 | 显示全部楼层
装一个,多谢诶
发表于 2014-5-9 09:16:42 | 显示全部楼层
下来看看~~~
发表于 2014-5-11 23:11:14 | 显示全部楼层
好资料  呵呵   每次都要重新下一次
发表于 2014-5-15 12:43:15 | 显示全部楼层
谢谢分享
发表于 2014-5-20 13:47:19 | 显示全部楼层
如何在UVM验证环境中增加DUT内部的探针
发表于 2014-5-21 21:53:26 | 显示全部楼层
好东西,必须顶!
谢谢楼主
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 07:15 , Processed in 0.025226 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表