在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 陈涛

[原创] 后端面试--每日一题(016)

[复制链接]
发表于 2011-6-1 17:57:02 | 显示全部楼层
陈大这是在挖坑给我们跳啊,多套IO
不过我还是觉得把芯片做扁一点会减小面积,哈哈
发表于 2011-6-1 18:08:57 | 显示全部楼层
哈哈,我觉得都快成脑筋急转弯了
发表于 2011-6-1 19:09:00 | 显示全部楼层
flip chip吗?
成本会增大很多。。
 楼主| 发表于 2011-6-1 23:44:45 | 显示全部楼层
呵呵,这个太像坑了,以后不挖啦!
发表于 2011-6-2 09:41:17 | 显示全部楼层
pad 选择多瘦,以及2层pad 甚至于非正方形等
的选择等都和 bonding 工艺要求相关,
个人觉得,还是拿到最后封装的焊点结构,回来倒推
pad 摆放,算是比较合理的。
flip 封装那成本太高了。
发表于 2011-6-2 13:08:44 | 显示全部楼层
形状做成扁的就是最简单的第三个办法?
发表于 2011-6-2 16:32:13 | 显示全部楼层
楼主说说看第三种简单的方法是啥子呢?
发表于 2011-6-4 11:19:53 | 显示全部楼层
回复 10# 陈涛
哈哈
发表于 2011-6-4 13:16:04 | 显示全部楼层
stagger io指的是不同金属层的IO??
还有filp IO,in-line它们三者的区别和适用在什么情况下,还请陈老大给小弟讲解讲解啊~~~谢谢啊
 楼主| 发表于 2011-6-4 13:29:11 | 显示全部楼层

                               
登录/注册后可看大图


(a) in-line
(c) stagger
(d) flip
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-25 17:55 , Processed in 0.034532 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表