后端面试--每日一题（016）

陈涛 · 发表于 2011-6-1 11:52:48

您需要登录才可以下载或查看，没有账号？注册

×

if the design is IO limited, how to reduce the die size?
因为IO太多而导致芯片面积过大，有什么方法减小面积？
难度：2

farren · 发表于 2011-6-1 12:04:08

1. stagger io
2. fbga算么?
想不出来了.

paulszicc · 发表于 2011-6-1 13:55:29

2重io

yueluofenghen · 发表于 2011-6-1 15:17:04

IO可以不全放到四边。只要封装没问题就行啦

陈涛 · 发表于 2011-6-1 15:25:35

1）stagger IO，2重io 可以算一个方法
2）IO可以不全放到四边，只要封装没问题就行啦 -- flip chip 算第二个方法
3）还有一个最简单，容易被忽略的方法

yueluofenghen · 发表于 2011-6-1 15:32:11

难道这道题其实是——周长一定求最小面积。。。。

strivenbu · 发表于 2011-6-1 15:40:04

回复 6# yueluofenghen

囧，周长一定面积最小那不就是正方形了

yueluofenghen · 发表于 2011-6-1 15:44:00

楼上。。。你真是天才啊，重修小学数学去吧

paulszicc · 发表于 2011-6-1 15:55:52

可以考虑是不是可以减掉一些p/g ，一般io多 p/g也很多，为了面积，可以激进一些了。

陈涛 · 发表于 2011-6-1 16:16:20

你们都是银才啊！
如果有多套IOcell可以选择，尽量选瘦的

账号		自动登录	找回密码
密码			注册

[原创] 后端面试--每日一题（016）