在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2083|回复: 2

[求助] 现在的XILINX综合工具能不能对library中所使用的门种类进行限制?

[复制链接]
发表于 2011-5-31 19:44:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我的设计中只想使用and, or 和inverter三种门,能在FPGA综合工具中进行限制吗??

谢谢
发表于 2011-6-1 08:57:28 | 显示全部楼层
NO.
FPGA里面不是用门搭,是用LUT做组合电路。
所以没有这种指定。
 楼主| 发表于 2011-6-1 16:24:42 | 显示全部楼层
本帖最后由 chifalcon 于 2011-6-1 16:25 编辑

回复 2# jackertja


    我需要实现的LUT中不含inverter的因子,也就是说只能是若干个OR和AND门的整合,再实现于LUT中。inverter单独用独立的LUT来实现。 因为随后我还需要对这些inverter进行处理。

    所以我想能不能用ASIC的综合工具来限制门种类,综合成inverter独立存在的门级网表。然后再实现到FPGA中。

    如果可行,用哪种ASIC综合工具可以比较方便的来实现门种类的限制? 我一直在做FPGA,对ASIC的综合不太了解,求教了!

    十分感谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-22 18:05 , Processed in 0.031938 second(s), 24 queries , Gzip On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表