在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2630|回复: 3

[求助] 如何实现对长时间的复位低电平下对CLK进行计数

[复制链接]
发表于 2011-5-27 15:24:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
要实现一段冷复位代码,先给出一段复位低电平,对期间CLK的个数进行计数,modelsim前仿真通过,选定XC3S400AN,ISE综合后modelsim 后仿真不行,出现在复位低电平期间几乎信号全是红杠杠。求教,编码注意什么,或有什么编码方式可以实现对低电平复位中CLK的计数,最后可以通过FPGA modelsim的后防真,等待热心高手,谢谢
发表于 2011-5-28 08:39:14 | 显示全部楼层
没描述清楚,贴代码吧
发表于 2011-5-28 12:09:05 | 显示全部楼层
贴代码吧
发表于 2011-5-30 13:17:11 | 显示全部楼层
功能仿真时,复位电平为低对应的时钟是正常信号?而网表仿真时,复位电平为低对应的时钟为红色表示的未知态?是这个情况吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 23:03 , Processed in 0.016932 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表