求助关于FPGA下载程序后引脚电平问题！

562023030 · 发表于 2011-5-19 21:34:51

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

小弟初学FPGA，编写了一小段程序下载到开发板中，用信号发生器给分配的输入引脚一个方波脉冲信号，再用示波器观测这个引脚的状态，发现此引脚电平一直为低。
做了另外的测试，仅给板子上电，但不往片子里写程序。用上面同样的方法观测到示波器上的波形和信号发生器的波形一致。

请问各位高手，这个问题产生的原因是什么？

PS :我用的片子是Xilinx公司的Spartan-3系列XC3S400。

先谢谢大家了。

qu888 · 发表于 2011-6-27 10:06:13

呵呵，我也遇到这个问题了，而且我还是在输入管脚上做了一个上位电阻，测试的时候发现还是低电平，正在寻找答案中，不知道你找到原因没有。

110500623 · 发表于 2011-6-27 11:10:13

程序确定没问题吗？有可能布局布线后，该输入引脚没有负载，接到地上去了。。。

562023030 · 发表于 2011-6-27 14:00:35

回复 2# qu888

还没找到问题呢，有人说要把下载电缆拔掉才行，我试过，不管用。你可以尝试一下，看看行不！

562023030 · 发表于 2011-6-27 14:02:25

回复 3# 110500623

程序肯定没问题，就直接吧输入四个信号赋值给了输出四个信号。主要是做一个测试的。结果……

justshuashua · 发表于 2011-6-28 08:18:50

看一下布线报告吧，确认一下有没有Warnings

emaklutz · 发表于 2011-7-12 11:49:04

我遇到过，不过我那个是FPGA配置那快丝印出错，把FPGA烧了，你可以参考这检查下

lhlhualin · 发表于 2011-7-12 22:22:21

呵呵看看程序综合优化了没？

gangersun · 发表于 2011-7-13 08:38:15

一般的FPGA的iob里面有上拉电路，电路没有配置的时候是高电平。配置成功后就是我们所配置的电平。

falloutmx · 发表于 2011-7-13 10:25:42

首先你得确定这是输入管脚而不是输出管脚
然后看下你在内部用没用到这个管脚，如果没用ISE有个选项是把unused io设置成pull up或者pull down什么的。
还有查看板子和原理图，是直接连接还是带有上下拉的

[求助] 求助关于FPGA下载程序后引脚电平问题！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2